Мастер-класс от участников Альянса на конференции «Суперкомпьютерные дни в России»: архитектура RISC-V для решения суперзадач

Входящие в состав Альянса RISC-V компании Syntacore, YADRO и ННГУ им. Н. И. Лобачевского в рамках IX международной научной конференции «Суперкомпьютерные дни в России» организовали и провели мастер-класс «Введение в анализ производительности программ для процессоров архитектуры RISC-V».

На IX международной научной конференции «Суперкомпьютерные дни в России», проходящей в рамках одноимённого международного конгресса, участники Альянса RISC-V организовали и провели мастер класс под названием «Введение в анализ производительности программ для процессоров архитектуры RISC-V».

Международный конгресс «Суперкомпьютерные дни в России», прошедший 23-30 сентября 2023 года в МГУ имени М. В. Ломоносова, объединил широкий круг людей: учёных и учащихся, представителей бизнеса и государственной власти, промышленности и образования. В конференции приняли участие сразу несколько участников Альянса RISC-V: представители компаний Syntacore и YADRO, а также ННГУ им. Н. И. Лобачевского организовали и провели для участников мастер-класс «Введение в анализ производительности программ для процессоров архитектуры RISC-V».

Сергей Якушкин (Syntacore) представил собравшимся саму архитектуру RISC-V, рассказал о её экосистеме, этапах развития, а также о трендах и новых созданных на её базе продуктах, которые найдут применение в различных областях. Александр Лазарев, Максим Милащенко и Андрей Соколов, представившие компанию YADRO, рассказали о современных требованиях индустрии к производительности процессоров и преимуществах перехода от архитектуры х86 к RISC-V, о кроссплатформенной библиотеке алгоритмов компьютерного зрения OpenCV, которая также доступна и для RISC-V-платформ, представили широкий класс алгоритмов машинного обучения, имеющих существенные возможности ускорения на процессорных системах и дали рекомендации по выбору аппаратных платформ под эти задачи. Преподаватели ННГУ им. Н. И. Лобачевского Иосиф Борисович Мееров и Валентин Дмитриевич Волокитин в своём докладе привели примеры оптимизации кода и рассказали о её влиянии на производительность устройств с архитектурами x86 и RISC-V, а также отметили интерес к последней со стороны как лидеров индустрии, так академического сообщества.

В рамках конференции проходило множество других мероприятий, таких как научные секции, семинары, тренинги, выставка суперкомпьютерных технологий и конференция молодых учёных. Всех участников объединил общий интерес к такой перспективной области технологий, как суперкомпьютеры, большие данные и системы их хранения, ИИ, математическое моделирование и многое другое, в том числе открытая и расширяемая архитектура RISC-V. А ещё — стремление развивать эти технологии в России.

ещё публикации
Приглашаем на круглый стол «Доверенные АСУ ТП на базе RISC-V: от технологического ядра к промышленной экосистеме»
26.11.2025
Приглашаем на круглый стол «Доверенные АСУ ТП на базе RISC-V: от технологического ядра к промышленной экосистеме»
Читать
RISC-V на Микроэлектронике 2025: Мероприятия на стенде Альянса
22.09.2025
RISC-V на Микроэлектронике 2025: Мероприятия на стенде Альянса
Читать
Знакомство с архитектурой и языком ассемблера: учебный курс на базе RISC-V (анонс вебинара)
21.04.2025
Знакомство с архитектурой и языком ассемблера: учебный курс на базе RISC-V (анонс вебинара)
Читать