Систематизированный репозиторий открытых реализаций RISC-V: дерево классификации, синтез через OpenLane, результаты синтеза на двух PDK.

Набор инструментов для разработки от компании Syntacore с регулярными обновлениями и поддержкой

Симулятор RISC-V с поддержкой нескольких аппаратных потоков, большого числа ISA-функций и интерактивной отладкой через gdb.

Симулятор для архитектуры RISC-V с высокой скоростью за счёт JIT компиляции, поддержкой моделей периферии и нескольких СнК на RISC-V.

Симулятор RISC-V с обучающим интерфейсом: отладка, поддержка RV32/64IMFDN, просмотр машинного кода и инструкций, сборка из файлов.

Графический симулятор RISC-V с потактовым исполнением, визуализацией конвейера, эмуляцией кэша и поддержкой языка С.