Архитектуры процессорных систем

Курс по разработке RISC-V процессора: изучение устройства процессоров, способы организации систем под их управлением и архитектура RISC-V.

Савченко Юрий Васильевич, Переверзев Алексей Леонидович и др. (НИУ МИЭТ)

Методические материалы по разработке процессора архитектуры RISC-V. Открытый, свободно распространяемый сборник материалов курса «Архитектуры процессорных систем», читаемого в Национальном исследовательском университете МИЭТ. Целью курса «Архитектуры процессорных систем» является изучение устройства и способов организации процессоров и систем под их управлением.

Ещё записи

Онлайн-курсы Курсы, созданные при поддержке Альянса RISC-V

Практикум по ассемблеру RISC-V

Освоение базовых инструкций языка ассемблера, режимы адресации, прерывания, работа с периферией, отладка программ, расширения.

Онлайн-курсы Курсы, созданные при поддержке Альянса RISC-V

Введение в ассемблер RISC-V

Курс по основам архитектуры, системам команд и расширениям RISC-V. Разработка ассемблерных программ. Практические задачи.

Онлайн-курсы Курсы, созданные при поддержке Альянса RISC-V

RISC-V: архитектура, ассемблер и инструменты разработки

Базовые навыки низкоуровневого программирования на C и ассемблере: кросс-компиляция, эмуляция, отладка, прогноз генерируемого кода.