Главная
Курсы, созданные при поддержке Альянса RISC-V
Практическое применение RISC-V на примере микроконтроллеров общего назначения

Русский

Программирование на ассемблере

Проектирование и моделирование цифровых устройств

Создание приложений для микроконтроллеров

Инструментарий низкоуровневой разработки

Курсы, созданные при поддержке Альянса RISC-V

Практическое применение RISC-V на примере микроконтроллеров общего назначения

Рассматриваются основы работы с микроконтроллерами на ядре RISC-V. Курс содержит все необходимое для старта: основы разработки отладочной платы, способы прошивки, программирование на ассемблере и Си. Также предусмотрена возможность удаленной отладки для первоначального знакомства или при невозможности приобрести оборудование.

М. В. Степушкин

Страница курса на GitHub

Исходный код примеров
Исходный код утилиты wch-isp

Ещё записи

Курсы, созданные при поддержке Альянса RISC-V

Разработка и прототипирование цифровых ИС на примере открытого микроконтроллерного RISC-V ядра

Курс представляет собой набор практических занятий, логически объединенных общей темой. На основе микроконтроллерного RISC-V ядра SCR1 планируется ознакомить студентов с основными и некоторыми вспомогательными шагами, выполняемыми при разработке современных цифровых интегральных схем – описание на языке SystemVerilog HDL и его модификация, тестирование ядра SCR1 в симуляторе, разработка и отладка ПО для микроконтроллерного ядра SCR1, прототипирование на ПЛИС и построение топологии ядра на кристалле.

Курсы, созданные при поддержке Альянса RISC-V

Проектирование процессоров RISC-V в среде Logisim и на языке Verilog в среде Quartus

В рамках курса слушатели пошагово изучают устройство, принцип функционирования и проектирование процессора на архитектуре RISC-V, выполняя схемотехнические манипуляции и поведенческое описание блоков и узлов. В рамках курса осуществляется разработка процессорного ядра RISC-V как комплексного проекта полученных знаний.

Курсы, созданные при поддержке Альянса RISC-V

Практикум: Основы проектирования СнК на базе ядра RISC-V

Целью Практикума является разработка узлов подключения компонентов и интерфейсов для обеспечения подключения готовой периферии или цифровых устройств собственной разработки к вычислительному ядру RISC-V. Предполагается знакомство с архитектурой ядра RISC-V и его периферийными устройствами на готовом свободно распространяемом ядре SCR1 от Syntacore, которое может быть синтезировано для платформы ПЛИС, и средствами синтеза и моделирования цифровых схем, разбор демонстрационных примеров и самостоятельное выполнение индивидуальных заданий.