Практикум по ассемблеру RISC-V

Изучение и практическое применение базовых инструкций языка ассемблер RISC-V, режимы адресации, прерывания, работа с периферией, отладка программ, расширения.

М. М. Заславский и др.

Лабораторный практикум предназначен для освоения основных концепций организации ЭВМ и систем на примере архитектуры RISC-V. В рамках лабораторных работ изучаются базовые инструкции языка ассемблер RISC-V, режимы адресации, работа с внешними устройствами, работа с прерываниями, отладка программ, расширения RISC-V.

Страница курса на Stepik.org

Ещё записи

Курсы, созданные при поддержке Альянса RISC-V

Разработка и прототипирование цифровых ИС на примере открытого микроконтроллерного RISC-V ядра

Проектирование ИС – от описания на SystemVerilog до топологии кристалла: симуляция, отладка ПО и реализация на ПЛИС на основе RISC-V ядра SCR1.

Курсы, созданные при поддержке Альянса RISC-V

Проектирование процессоров RISC-V в среде Logisim и на языке Verilog в среде Quartus

Разработка процессорного ядра RISC-V: схемотехническое моделирование в среде Logisim и описание на Verilog в среде Quartus.

Курсы, созданные при поддержке Альянса RISC-V

Практикум: Основы проектирования СнК на базе ядра RISC-V

Разработка узлов подключения периферии к ядру RISC-V: знакомство с архитектурой, средствами синтеза и моделирования цифровых схем.