Главная
Курсы, созданные при поддержке Альянса RISC-V
Проектирование процессоров RISC-V в среде Logisim и на языке Verilog в среде Quartus

Русский

Разработка и верификация СнК

Проектирование и моделирование цифровых устройств

Инструментарий низкоуровневой разработки

Начинающие

Курсы, созданные при поддержке Альянса RISC-V

Учебные курсы и материалы

Проектирование процессоров RISC-V в среде Logisim и на языке Verilog в среде Quartus

Разработка процессорного ядра RISC-V: схемотехническое моделирование в среде Logisim и описание на Verilog в среде Quartus.

К. Ю. Желтов

В рамках курса слушатели пошагово изучают устройство, принцип функционирования и проектирование процессора на архитектуре RISC-V, выполняя схемотехнические манипуляции и поведенческое описание блоков и узлов. В рамках курса осуществляется разработка процессорного ядра RISC-V как комплексного проекта полученных знаний.

Описание курса и учебный план
Введение Часть 1	Пособие Установка инструментов	Изображения Logisim
Введение Часть 2	Краткий справочник по языку Verilog и основам верификации модулей Дополнительная литература по Logisim, Quartus и Verilog	Лекция основы Logisim 1 часть Лекция основы Logisim 2 часть Лекция. Описание работы в среде Quartus Prime Lite
Глава 1 Комбинационные схемы	Пособие	Изображения Logisim Quartus
Глава 2 Последовательностная логика. Триггеры	Пособие	Изображения Logisim Verilog
Глава 3 Последовательностная логика. Регистры	Пособие	Изображения Logisim Quartus
Глава 4 Последовательностная логика. Счетчики	Пособие	Изображения Logisim Quartus
Глава 5 Арифметико – логическое устройство	Пособие	Изображения Logisim Verilog
Глава 6 Архитектура процессоров	Пособие	Изображения
Глава 7 Регистровый файл RISC-V	Пособие	Изображения Logisim Verilog
Глава 8 Проектирование счетчика команд, памяти инструкций и памяти данных.	Пособие	Изображения Verilog
Глава 9 Проектирование дешифратора инструкций. Блока управления. Сборка процессора.	Пособие	Изображения Logisim Verilog asm и hex
Заключение

Ещё записи

Онлайн-курсы Курсы, созданные при поддержке Альянса RISC-V

Практикум по ассемблеру RISC-V

Освоение базовых инструкций языка ассемблера, режимы адресации, прерывания, работа с периферией, отладка программ, расширения.

Онлайн-курсы Курсы, созданные при поддержке Альянса RISC-V

Введение в ассемблер RISC-V

Курс по основам архитектуры, системам команд и расширениям RISC-V. Разработка ассемблерных программ. Практические задачи.

Онлайн-курсы Курсы, созданные при поддержке Альянса RISC-V

RISC-V: архитектура, ассемблер и инструменты разработки

Базовые навыки низкоуровневого программирования на C и ассемблере: кросс-компиляция, эмуляция, отладка, прогноз генерируемого кода.