Введение в проектирование на языке Verilog

Курс по Verilog и FPGA: разработка конвейерного 32-битного процессорного ядра RISC-V, симуляция, тестирование и PPA-анализ цифровых систем.

Прутьянов Виктор Владимирович (НИУ ВШЭ)

Курс предназначен для изучения базовых принципов проектирования цифровых систем с использованием языка Verilog и прототипирования с помощью FPGA. В ходе курса обучающиеся знакомятся с основами цифрового проектирования на примере создания конвейерного 32-битного процессорного ядра с архитектурой RISC-V и создания конвейерного устройства для выполнения вычислений с плавающей точкой. Курс также охватывает темы симуляции, тестирования, низкоуровневого программирования и PPA-анализа цифровых систем.

Ещё записи

Онлайн-курсы Курсы, созданные при поддержке Альянса RISC-V

Практикум по ассемблеру RISC-V

Освоение базовых инструкций языка ассемблера, режимы адресации, прерывания, работа с периферией, отладка программ, расширения.

Онлайн-курсы Курсы, созданные при поддержке Альянса RISC-V

Введение в ассемблер RISC-V

Курс по основам архитектуры, системам команд и расширениям RISC-V. Разработка ассемблерных программ. Практические задачи.

Онлайн-курсы Курсы, созданные при поддержке Альянса RISC-V

RISC-V: архитектура, ассемблер и инструменты разработки

Базовые навыки низкоуровневого программирования на C и ассемблере: кросс-компиляция, эмуляция, отладка, прогноз генерируемого кода.