Расширение RISC-V Vector: между стандартизацией и специализированными ускорителями

«Гибридная фаза» RVV: стандарт устоялся, но азиатские вендоры добавляют кастомные матричные расширения. Отсюда — рост фрагментации ISA и рост требований к компиляторам

Ссылка на оригинал

ещё публикации

AI/ML Фреймворки, Облачные и edge-платформы, Контейнеризация и оркестрация, Системное ПО, IP-ядра и их вендоры, Технические характеристики, Государственные инициативы, Сотрудничество, Государственная политика, Партнёрства и интеграции, Enterprise, Серверы

SUSE и Openchip партнёрятся для создания суверенного европейского RISC-V стека аппаратного и программного обеспечения

Июнь 2026

Эмуляторы и симуляторы, Инструменты разработки, IP-ядра и их вендоры, Технические характеристики, Формальная верификация, Сотрудничество, Партнёрства и интеграции, Автомотив, АСУ ТП, Микроконтроллеры, Enterprise

Nuclei и Lauterbach успешно реализовали первое в мире решение Data Trace для RISC-V

Июнь 2026

Чипы и их вендоры, Технические характеристики, IP-ядра и их вендоры, Исследования и инструменты, Государственные инициативы, Публикации и документация, Государственная политика, Рыночная аналитика, Enterprise, Серверы

Процессоры Nvidia наращивают свою мощность, а китайские чипы на архитектуре RISC-V готовы дать отпор

Июнь 2026

IP-ядра и их вендоры, Лицензирование, Чипы и их вендоры, Технические характеристики, M&A, Финансирование и корпоративные события, Партнёрства и интеграции, Enterprise, Серверы

Akeana сотрудничает с Samsung Electronics, ускоряя развитие RISC-V-экосистемы

Июнь 2026