Приглашаем на вебинар «Введение в функциональную верификацию RISC-V ядер»

Курс знакомит с основными концепциями функциональной верификации цифровых устройств. Особое внимание уделяется проверке процессорных ядер.

В ходе прохождения курса обучающийся получит:

• опыт верификации RISC-V ядра при помощи различных методов;
• научится читать и понимать спецификации;
• понимать процессы, связанные с сохранением и расширением спецификаций.

Докладчик: Чусов Сергей Андреевич, инженер НИЛ ЭСК НИУ МИЭТ

Дата вебинара: 12 декабря 2024 г.

Начало мероприятия: 17.00 (часовой пояс Москва, UTC+3)

Длительность: 1 час

Прямая ссылка для подключения к вебинару «Введение в функциональную верификацию RISC-V ядер»:
https://webinar.spbu.ru/29610/1557656171 (начало 12.12.2024, 17.00 час)