15 апреля 2024 года в 19:00 В Санкт-Петербурге и онлайн пройдет первый митап Альянса RISC-V при поддержке компании YADRO. На мероприятии будут обсуждаться последние новости RISC-V International, поддержка RISC-V в Linux, рассмотрены примеры применения P-расширения для алгоритмов цифровой обработки сигналов, а также матричные расширения RISC-V. В качестве спикеров приглашены представители компаний Syntacore, CloudBEAR, YADRO и Сбер.
Со вступительным словом выступит руководитель технологического комитета в Альянсе RISC-V Сергей Якушкин. Он поделится новостями RISC-V International, расскажет о целях митапа и планах Альянса RISC-V по мероприятиям и работе с сообществом в этом году. Также будут рассмотрены актуальные стандарты и продукты, определяющие развитие технологии RISC-V, последние новости из мира открытой архитектуры и новинки на её базе, которые уже доступны на рынке или ожидаются в ближайшем будущем.
С докладом «Обзор поддержки RISC-V в Linux: особенности загрузки и поддерживаемые расширения» выступит Сергей Матюкевич (Syntacore). Он расскажет об особенностях загрузки Linux на системах RISC-V, а именно: для чего нужно SBI firmware, какие расширения RISC-V требуют поддержки в SBI firmware и как работает OpenSBI (open source-реализация SBI firmware). А также сделает обзор основных расширений RISC-V, поддержка которых уже есть в новых релизах ядра Linux или появится в ближайших.
О применении P-расширения системы команд RISC-V для алгоритмов цифровой обработки сигналов расскажет Дмитрий Захаров (CloudBEAR). Он объяснит, как Packed SIMD-расширение команд RISC-V ложится на классические целочисленные DSP-алгоритмы, как это влияет на производительность, и что реализовали «коллеги по цеху» в этом направлении.
Операции над матрицами — вечные хот-споты не только в задачах AI/ML и HPC, но и в приложениях AR/VR, обработке изображений и других. Не так давно появился еще один способ их ускорения — матричные расширения CPU. На все вопросы о матричных расширениях ответит Валерия Пузикова (YADRO) и расскажет, какими они бывают, как устроены и какого эффекта позволяют достичь. А также когда появятся стандартные матричные расширения RISC-V, сколько их будет и что происходит в этой области прямо сейчас.
Наблюдениями и выводами из анализа производительности доступных на рынке RISC-V-серверов поделится Дмитрий Петроченко (Сбер). Вместе с ним вы рассмотрите характеристики доступа к кешам разного уровня одной из первых двухпроцессорных серверных систем архитектуры RISC-V с помощью синтетических бенчмарков, а также узнаете стоимость межсокетного взаимодействия.
Узнать подробности и записаться можно по ссылке.