Архитектура и язык ассемблера RISC-V
Курс лекций и практические задания по теме «Архитектура и язык ассемблера RISC-V» на базе эмулятора RARS. В курсе прослеживается связь между конкретной организацией процессора и общими принципами построения вычислительных систем. Планируется решение задач на языке ассемблера с последующей проверкой в системе EJudge. В учебном процессе используются эмулятор, среда разработки и визуализатор выполнения кода RISC-V. Цель курса: формирование базовых знаний об архитектуре ЭВМ, представления об особенностях RISC-V, а также первичных навыков программированиея на языке ассемблера RISC-V