Русский
Архитектура ЭВМ
Программирование на ассемблере
Создание приложений для микроконтроллеров
Инструментарий низкоуровневой разработки
Операционные системы
Встраиваемые системы и приложения
Трансляция языков программирования
Начинающие
Курсы, созданные при поддержке Альянса RISC-V

Сквозной лабораторный практикум по технологиям RISC-V

Данный практикум покрывает пять больших тематик:

  • Введение в инструменты разработчика RISC-V на примере Syntacore Kit
  • Язык ассемблера для RISC-V
  • Оптимизации по на уровне компилятора и методы отладки для RISC-V
  • Разработка ПО для операционных систем реального времени(ОСРВ) на примере FreeRTOS
  • Программирование для микроконтроллеров на базе RISC-V

Практикум предназначен, чтобы познакомить студента с особенностями архитектуры RISC-V на различных уровнях разработки, для чего большое внимание уделяется изучению ассемблера. Остальные темы позволяют получить минимальные необходимые навыки для самых востребованных областей, где применяется RISC-V — микроконтроллеры и встраиваемая разработка.

М. М. Заславский и др.

Пособие

Краткое описание практикума (презентация)

Презентации к занятиям с комментариями:

  1. Введение и инструменты сборки
  2. Ассемблер RISC-V
  3. Оптимизации в компиляторах и отладка
  4. FreeRTOS и RISC-V
  5. Разработка для микроконтроллеров RISC-V
Ещё записи
Курсы, созданные при поддержке Альянса RISC-V
Разработка и прототипирование цифровых ИС на примере открытого микроконтроллерного RISC-V ядра

Курс представляет собой набор практических занятий, логически объединенных общей темой. На основе микроконтроллерного RISC-V ядра SCR1 планируется ознакомить студентов с основными и некоторыми вспомогательными шагами, выполняемыми при разработке современных цифровых интегральных схем – описание на языке SystemVerilog HDL и его модификация, тестирование ядра SCR1 в симуляторе, разработка и отладка ПО для микроконтроллерного ядра SCR1, прототипирование на ПЛИС и построение топологии ядра на кристалле.

Курсы, созданные при поддержке Альянса RISC-V
Проектирование процессоров RISC-V в среде Logisim и на языке Verilog в среде Quartus

В рамках курса слушатели пошагово изучают устройство, принцип функционирования и проектирование процессора на архитектуре RISC-V, выполняя схемотехнические манипуляции и поведенческое описание блоков и узлов. В рамках курса осуществляется разработка процессорного ядра RISC-V как комплексного проекта полученных знаний.

Курсы, созданные при поддержке Альянса RISC-V
Практикум: Основы проектирования СнК на базе ядра RISC-V

Целью Практикума является разработка узлов подключения компонентов и интерфейсов для обеспечения подключения готовой периферии или цифровых устройств собственной разработки к вычислительному ядру RISC-V. Предполагается знакомство с архитектурой ядра RISC-V и его периферийными устройствами на готовом свободно распространяемом ядре SCR1 от Syntacore, которое может быть синтезировано для платформы ПЛИС, и средствами синтеза и моделирования цифровых схем, разбор демонстрационных примеров и самостоятельное выполнение индивидуальных заданий.

Курсы, созданные при поддержке Альянса RISC-V
Трансляция языков программирования

Это модуль для курса по компиляторам, где разбираются основные способы реализовать выбор инструкций: раскрытие макросов, подходы на основе деревьев, графов без циклов и графов.