Опубликованы учебные материалы победителей конкурсов грантов на разработку и внедрение учебных курсов «Технологии и архитектуры RISC-V —2023/2024»

Победители конкурсов грантов на разработку и внедрение учебных материалов по технологиям RISC-V подготовили 11 курсов, которые помогут изучить основы архитектуры ЭВМ и программирования на ассемблере, операционные системы и инструментарий разработки для этой платформы, познакомиться с разработкой и прототипированием цифровой ИС на базе микроконтроллерного RISC-V ядра, а также дадут представление о базовых подходах к верификации RISC-V ядер. Все материалы доступны для использования.

Конкурсы были организованы Альянсом RISC-V совместно с образовательным партнером проекта СПбГУ и оператором конкурса НОУ «ИНТУИТ» и были нацелены на то, чтобы поддержать преподавание современных ИТ и микроэлектроники в российских вузах, стимулировать обмен учебными материалами между университетами, обеспечить возможности самообразования для начинающих специалистов.

По результатам отбора заявок, поступивших на конкурсы, Альянсом RISC-V были поддержаны 11 курсов.

  • «Архитектура и язык ассемблера RISC-V» (Курячий Г.В.)
  • «RISC-V для FPGA – архитектура, микроархитектурные реализации» (Калачев А.В.)
  • «Практическое применение RISC-V на примере микроконтроллеров общего назначения» (Степушкин М.В.)
  • «Архитектура ЭВМ и язык ассемблера» (Курячий Г.В.)
  • «Основы проектирования операционных систем: лабораторный практикум на xv6 под RISC-V» (Ловягин Н.Ю.)
  • Базовый курс по функциональной верификации RISC-V ядер (Чусов С.А.)
  • «Трансляция языков программирования» (Косарев Д.С.)
  • «Разработка и прототипирование цифровых ИС на примере открытого микроконтроллерного RISC-V ядра» (Пятак И.М., Буданов Д.О., Антропов В.А.)
  • Автоматизированный лабораторный практикум «Организация ЭВМ и систем» (Заславский М.М., Тиняков С.А., Морозов С.М.)
  • Практикум «Основы проектирования СнК на базе ядра RISC-V» (Заева М.А., Решетько В.М., Нефедов Д.А.)
  • «Проектирование процессоров RISC-V в среде Logisim и на языке Verilog в среде Quartus» (Желтов К.Ю.)

На основе поддержанных заявок победители конкурсов подготовили учебные материалы, которые в настоящий момент опубликованы на GitHub. Материалы распространяются под лицензией CC BY 4.0 и могут использоваться как для самостоятельного изучения, так и для постановки и внедрения новых учебных курсов (с обязательной ссылкой на автора).

ещё публикации
Российские решения RISC-V в АСУ ТП: Сергей Белкин — о перспективах перехода систем на RISC-V, ключевых вызовах и задачах
09.02.2026
Российские решения RISC-V в АСУ ТП: Сергей Белкин — о перспективах перехода систем на RISC-V, ключевых вызовах и задачах
Читать
Запись вебинара «Введение в ассемблер RISC-V» доступна для просмотра
08.12.2025
Запись вебинара «Введение в ассемблер RISC-V» доступна для просмотра
Читать
Результаты 2-го этапа Программы предоставления раннего доступа к архитектуре RISC-V DEVBOARDS
23.09.2025
Результаты 2-го этапа Программы предоставления раннего доступа к архитектуре RISC-V DEVBOARDS
Читать